现代通讯电子设备的抗干扰测试 已经成为必须的测试项目，主要的干扰类型为噪声干扰。在通信信道测试和电子对抗领域里，噪声始终是最基本、最常用的干扰源之一。如何产生稳定和精确的噪声信号已经成为了一个重要的研究领域其中，带限白噪声信号时间相关性小、带宽限定，目前应用最广泛。基于以上需求本文在高速 FPGA平台上实现了一种采用 m序列和 FIR数字滤波算法的带限白噪声发生器，并分析了传统设计实测带内幅度平坦度仅为 9dB的系统设计缺陷，提出了一种反 sinc平方函数 FIR数字滤波器构建方法来补偿噪声在带内的幅度下降，将带内幅度平坦度改善为约3dB。